
[핵심 직무]
[세부 직무]
서브블록 통합, Power/Reset/Clock controller 설계, 프론트엔드 작업
PCIe, MIPI CSI/DSI, USB, Ethernet과 같은 고속 인터페이스 설계
프로세서 서브시스템 설계, 시스템 IP 설계
[활용 장비]
Verilog / SystemVerilog
Synopsys, Cadence EDA Tool (Lint, CDC, Synthesis, STA 등)
Linux 기반 개발 환경
Python, Tcl 기반 스크립트
SDC (Timing Constraint) 작성
![]() |
![]() |
| 기업 정보 | 기업 로고 |
![]() |
![]() |
| 베트남 R&D | Product |